TJS　ロジック検証用モデル開発

■プロジェクト概要 半導体・LSI開発におけるロジック検証用モデルの設計・開発および検証を担当するプロジェクトです。 要求仕様をもとに設計仕様・検証仕様を検討し、SystemVerilogを用いたRTLコーディングや検証環境の構築、ロジック検証まで一貫して携わっていただきます。 ロジック設計や検証の経験を活かし、製品の品質・信頼性を支える重要なポジションです。 ■業務内容 ロジック検証用モデルの設計・開発および検証業務を担当していただきます。 要求仕様の確認・分析 要求仕様に基づく設計仕様の検討・作成 検証仕様の検討・作成 SystemVerilogを用いたRTLコーディング ロジック検証用モデルの設計・実装 検証環境の構築 EDAツールを使用したシミュレーション・検証 検証結果の確認・分析および不具合対応 ■開発環境・使用技術 言語：SystemVerilog 設計手法：RTL設計 EDAツール： Synopsys VCS Cadence Xcelium その他、ロジック設計・検証向けEDAツール OS：Linux（尚可） スクリプト言語：各種Script言語（尚可） ■担当工程 要求仕様の確認・分析 設計仕様検討 検証仕様検討 RTL設計・コーディング 検証環境構築 ロジック検証 検証結果分析・評価

ロジック設計またはロジック検証の実務経験 SystemVerilogの使用経験 EDAツールの実務使用経験 VCS、Xcelium等、一般的な設計・検証業務で使用するツール 円滑なコミュニケーション能力 自律的に業務を進められる方

検証項目の作成経験 検証環境の構築経験 SVA（SystemVerilog Assertions）を用いた検証経験 Linux環境での開発・検証経験 Shell、Python等のスクリプト言語を用いた検証効率化の経験 RTLコーディングから検証まで一貫して対応した経験

ロジック設計・検証に関する基礎知識と実務経験をお持ちの方 仕様を理解し、設計・検証方針を主体的に検討できる方 SystemVerilogやEDAツールを活用した開発経験をお持ちの方 課題や不明点を積極的に確認し、自律的に業務を推進できる方 チーム内で円滑にコミュニケーションを取りながら業務を進められる方